DIALOG(R) File 347: JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.

02362725 **Image available**
EPITAXIAL GROWTH METHOD

PUB. NO.: **62** -279625 [JF 62279625 A] PUBLISHED: December 04, 1987 (19871204)

INVENTOR(s): HOSHI TAEKO

HAYASHI HISAO

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)
APPL. NO.: 61-122984 [JP 86122984]
FILED: May 28, 1986 (19860528)

FILED: May 28, 1986 (19860 INTL CLASS: [4] H01L-021/205

JAPIO CLASS: (4) HOTE-021/203

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL: Section: E, Section No. 611, Vol. 12, No. 168, Pg. 89, May

20, 1988 (19880520)

ABSTRACT

PURPOSE: To eliminate the warp of a substrate and thereby to obtain an epitaxial growth film of excellent quality by a method wherein a natural oxide film on the surface of an Si substrate is removed by disilane, the disilane in a reaction vessel is excluded thereafter, and then epitaxial growth is conducted.

CONSTITUTION: Disilane Si(sub 2)H(sub 6) is sent, together with a carrier gas H(sub 2), into a reaction vessel in which an Si single crystal semiconductor substrate is held and disposed, a substrate temperature is increased to 900-950 deg.C by heating, and heat treatment is applied (section D), so as to remove a natural oxide film on the surface of the substrate. Thereafter only the carrier gas H(sub 2) is sent into the reaction vessel, so as to exclude the disilane gas (section E). Then, monosilane SiH(sub 4) is supplied into the reaction vessel to make an Si layer grow on the substrate (section F). This method enables the avoidance of the warp of the substrate and the consequent attainment of an excellent epitaxial film.

DIALOG(R) File 351: Derwent W (c) 2002 Thomson Derwent. All rts. reserv.

007383674

WPI Acc No: 1988-017609/ 198803

Epitaxial growth forming monocrystal layer on semiconductor - includes removing natural oxidising film on substrate surface by using disilane gas NoAbstract Dwg 0/3

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 62279625 A 19871204 JP 86122984 A 19860528 198803 B

Priority Applications (No Type Date): JP 86122984 A 19860528

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62279625 A 11

(partial translation of Japanese Patent Application Laid-Open No.62-279625 (1987))

- 43: Publishing date: December 4, 1987
- 54: Title of the invention: Epitaxial growing method
- 21: Japanese Patent Application No.61-122984 (1986)
- 22: Application date: May 28, 1986
- 72: Inventors: Taeko HOSHI and Hisao HAYASHI

(page (1), right column, line 6 through page (2), upper left column, line 1) [Prior art]

In case of growing epitaxially Si single crystalline layer, for example, on a silicon (Si) single crystal semiconductor substrate, a pre-treatment of removing an oxide film naturally formed on a surface of the semiconductor substrate is generally conducted prior to the forming of the single crystal layer. The pre-treatment is comprised of conducting the heating in line with a temperature program as shown in Fig. 2 during introducing hydrogen gas in a reaction vessel in which the semiconductor substrate is located, heating the substrate to a high temperature of about 1050 to 1150 °C, for example, and in this state conducting a high temperature treatment for a prescribed time A of 10 minutes, for example, in H, gas or during the provision of HCl gas, to remove the natural oxide film. The pre-treatment is generally followed by lowering the temperature of the substrate to 700 to 900 °C, for example, and introducing monosilane SiH, for example, together with carrier gas H, to grow Si epitaxially.




Fig. 2 Conventional temperature programming diagram

® 日本国特許庁(IP)

の特許出額公開

@ 公 開 特 許 公 報 (A)

昭62-279625

@Int_Cl_4 H 01 L 21/205

の発明の名称

. 1 .

識別記号 庁内整理番号 7739-5F ❸公開 昭和62年(1987)12月4日

審査請求 未請求 発明の数 1 (全 4頁)

エピタキシャル成長法 動特 願 昭61-122984

②発明者星 が子 東京都品川区北品川6丁目7番35号 ソニー株式会社内

②発明者林 久雄東京都品川区北品川6丁目7番35号ソニー株式会社内

①出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

30代理人 弁理士伊藤 貞 外1名

州 観 1

発明の名称 エピタキシャル成長法 特許์薪求の範囲

ジッランを反応ガスとして用いて半導体基板表 前の自然酸化膜を除去する工程と、

その後上配半導体基板表面に単結晶層をエピタ キシャル成長する工程と、

上記自然酸化類の除去工程と、上記単結晶層の エピタキシャル成長工程との間に上記反応ガスの ジシランを排除する工程とを有することを特徴と オるエピタキシャル成長法。

発明の詳細な説明

(産業上の利用分野)

本発明は、半導体基板上に半導体単結晶層を成 最形成するエピタキシャル成長法に係わる。

(発明の概要)

本発明は、半導体基版上に単結晶階をエピタキ シャル成長するに先立って、特に反応ガスとして ジシランStalle ガスを用いて半導体基板表前の目 割酸化調の除去を行い、その後特にこのジシランを排除した工程を経て後に、単結晶層のエピタキシャル級長を行うものであり、このようにすることによって結晶性にすぐれた単結晶層の形成を可能にするものである。

(従来の技術)

キシャル成長を行うことが一般に行われている。 ところが、近時半導体基板の大得化がとみに進 み、上述した前処理に際しての高温処理による基 板の反り(そり)の発生が問題となって来ている。 また、このような高温処理を伴うことは例えば基 版の不統物のオートドーピング等の問題がある。 一方、Si層のエピタキシャル成長を、ジシラン SigHe ガスを用いた 900℃程度の加熱によって行 うことの試みがなされている。この場合の温度プ ログラミングは、第3因に示すように、例えば 900で程度の一定の加熱による区間にを設けても のエピタキシャル成長を行うものである。この場 合、前処理の為の特別の作業は行われない。、こ れはSizH。が比較的活性に選み、その熱分解によ って生じた水業ガスが、基板要面の自然酸化験 SiOo と反応してこれを排除するエッチング反応 工程を含むためと思われるが、この方法による場 合、エピタキシャルされたSi層に結晶欠陥が生じ 易く、信頼性に問題がある。これは、原料ガスの ジシランSiaHe ガス自体がモノシラン SiRe ガス

に比し純度が低いということもさることながら、 SiaHe によるエピタキシャルル接受そ行う場合、土 遠した S10。のエッチング作用と同時に S10。のこ Si-2S10の反応も生じ、このS10 の一部がキャリ アガスと表に誘始されずにエピタキシャルは長頭 中に取り込まれるとか基板からエッチングによっ てとり出された各種不純物がエピタキシャルは長 でとり出された各種不純物がエピタキシャルは長 なり、

(発明が解決しようとする問題点)

本発明は、上述したような高温加熱を伴う前処 理を同避して、大怪の半導体基板における反りの 問題の解消 持しくは減少をはかり、しかもエピタ キシャル成長膜の結晶性の問題の解消をはかる。

(問題点を解決するための手段)

本発明においては、SI半導体基板表面の自然酸 化膜の除去工程を、特にジシランSlaHe によって 行う。次にSI車結品層のエピタキシャル成長を行

うものであるが、特に本処別においては、上途の 自然酸化説除去工程をとエピタキシャルは最旦上程 との間に、 反応容器中の上途のジンランを一地 を行わんとする51半導体基板を収容配望した反応 容器内で5isHa によって比較的低い基板画を 800 ~ 1000℃での熱処理とよって基板更新の自然酸化 限のエッチング除法を行って後に、 反応容器例の 野別気を削えばキャリアガスの H。 ガスのみの供 特によって5isHa を操動する。

そして、その後にモノシラン SiHa 、 或いはジ シランSizHa 等の質料ガスをキャリアガスと共に 送り込んで過常のSiエピタキシーを行う。

(作用)

. 7

上述の本発明方法によって得たSIエビタキシャル階は、良好な結晶性を有することが微められた。 これは上述したように、本発明においては、エサキシーの前処理として、半導体基板要無の口然 飲化線のエッチング除法を行って彼にエビタキシ

(実施例)

本発明によるエピタキシャル成長法の一例を第 1 図のプログラミング図を参照して説明する。 Q 切似においては、シリコン最新品半導体活版を求 の例配置した反応容器内にキャリアガス H s と共に Si.H s を送り込み、高版設置を 900~ 955でに加

特開昭62-279625(3)

熱して D 区間例えば10分間熱処理して基版表面の 自然酸化類を除去する。その後反応容器内に例え ばキャリアガス H:のみを送り込んで第1 図の E 区間でSigHe ガスを排散する。

そして、例はばこのままの加熱温度で、すなわち、 第1 図に実験で示した基板温度の状態で反応容器 内にモノシラン SIBs を供給しなら下区間 えば10~30分間で SI層をエピタキシャル成長する。 6、第1 図、実験園示の例では、同処理とエピ タキシャル成長とをほぼ同一温度下で行った場合 であるが、同版園酸酸で采すように、エピタキシャ ル工程での落板温度を 800で程度に下げてジシラ ンSIBs によるエピタキシャル成長は、従来公知 の種々の方法を採り得る。

(発明の効果)

. 1


上述したように本角別によれば、SI層のエピタ キシャル成長に先立って、半導体基板変面の自然 飲化膜をエッチング除去する前処理を行うもので

上述したように本発明によれば、半導体基板の 響曲の発生を回避し、良質なエピタキシャル酸の 形成を可能にするので、集積回路,単体半導体装 変等の各種半導体装置の製造に適用してその利益


は極めて大なるものである。

関面の簡単な説明


第1 図は本発明によりエピタキシャル成長法の 温度プログラミング図、第2 図及び第3 図は失々 世来方法の温度プログラミング図である。



代理人 伊斯 貞



従来法の温度プログラミング図 第 2 図



Siz Ha によるエピタキ シャル成長の 温度プログラミング図 第3図